Parameteraustausch durch Bitfilemanipulation für Dynamic Partial Reconfiguration

Datum

27.01.2015

Zeit

09:00 - 10:00

Sprecher

Matthias Fetzer

Zugehörigkeit

Institut für Technische Informatik, Professur Eingebettete Systeme

Sprache

de

Hauptthema

Informatik

Andere Themen

Informatik

Beschreibung

Field Programmable Gate Arrays (FPGAs) haben in letzter Zeit immer mehr an Bedeutung gewonnen und sind aus vielen Anwendungsbereichen nicht mehr wegzudenken. Der Entwurf der FPGA-Konfiguration gehört zur Aufgabe einer immer größer werdenden Anzahl von Entwicklern. Dazu liefern die FPGA-Hersteller umfangreiche Software-Werkzeuge, welche in einem aufwändigen Prozess aus Hardwarebeschreibungssprachen Konfigurationen generieren. Bei großen und komplexen Designs kann dieser Vorgang viel Zeit in Anspruch nehmen. Soll nun auch nur ein kleiner Teil des Designs geändert werden, muss der komplette Prozess erneut durchlaufen werden. Im Rahmen dieser Arbeit wurde ein Framework entwickelt, mit welchem diese Synthesedurchläufe oft eingespart werden können. Die Implementierung erfolgte für Xilinx Virtex-5-FPGAs auf Basis des RAPIDSMITH-Frameworks und ist flexibel für andere Xilinx FPGA-Familien erweiterbar. Das Framework stellt Klassen zur Verfügung, die es ermöglichen, die Struktur von FPGAKonfigurationsdateien (Bitfiles) zu analysieren. Mit Hilfe der generierten Informationen ist es dann möglich, Designparameter direkt im Bitfile zu verändern, ohne einen erneuten Synthesedurchlauf durchführen zu müssen. Es wurden weiterhin Klassen entwickelt, die ein Design nach vorhandenen Registern durchsuchen und diese dann mit geringem Aufwand ändern können. Letztendlich ist es möglich, neben vollständigen auch Bitfiles für die dynamische Rekonfiguration zu erstellen. Diese Veranstaltung wird unterstützt von Professur für Eingebettete Systeme.

Letztmalig verändert: 27.01.2015, 08:48:03