BEGIN:VCALENDAR
VERSION:2.0
PRODID:www.dresden-science-calendar.de
METHOD:PUBLISH
CALSCALE:GREGORIAN
X-MICROSOFT-CALSCALE:GREGORIAN
X-WR-TIMEZONE:Europe/Berlin
BEGIN:VTIMEZONE
TZID:Europe/Berlin
X-LIC-LOCATION:Europe/Berlin
BEGIN:DAYLIGHT
TZNAME:CEST
TZOFFSETFROM:+0100
TZOFFSETTO:+0200
DTSTART:19810329T030000
RRULE:FREQ=YEARLY;INTERVAL=1;BYMONTH=3;BYDAY=-1SU
END:DAYLIGHT
BEGIN:STANDARD
TZNAME:CET
TZOFFSETFROM:+0200
TZOFFSETTO:+0100
DTSTART:19961027T030000
RRULE:FREQ=YEARLY;INTERVAL=1;BYMONTH=10;BYDAY=-1SU
END:STANDARD
END:VTIMEZONE
BEGIN:VEVENT
UID:DSC-8718
DTSTART;TZID=Europe/Berlin:20150127T090000
SEQUENCE:1422344883
TRANSP:OPAQUE
DTEND;TZID=Europe/Berlin:20150127T100000
URL:https://www.dresden-science-calendar.de/calendar/de/detail/8718
LOCATION:TUD Andreas-Pfitzmann-Bau\, Nöthnitzer Straße 4601069 Dresden
SUMMARY:Fetzer: Parameteraustausch durch Bitfilemanipulation für Dynamic P
 artial Reconfiguration
CLASS:PUBLIC
DESCRIPTION:Speaker: Matthias Fetzer\nInstitute of Speaker: Institut für T
 echnische Informatik\, Professur Eingebettete Systeme\nTopics:\nInformatik
 \n Location:\n  Name: TUD Andreas-Pfitzmann-Bau (APB 1096)\n  Street: Nöt
 hnitzer Straße 46\n  City: 01069 Dresden\n  Phone: \n  Fax: \nDescription
 : Field Programmable Gate Arrays (FPGAs) haben in letzter Zeit immer mehr 
 an Bedeutung gewonnen und sind aus vielen Anwendungsbereichen nicht mehr w
 egzudenken. Der Entwurf der  FPGA-Konfiguration gehört zur Aufgabe einer 
 immer größer werdenden Anzahl von Entwicklern. Dazu liefern die FPGA-Her
 steller umfangreiche Software-Werkzeuge\, welche in einem  aufwändigen Pr
 ozess aus Hardwarebeschreibungssprachen Konfigurationen generieren. Bei gr
 oßen und komplexen Designs kann dieser Vorgang viel Zeit in Anspruch nehm
 en. Soll nun  auch nur ein kleiner Teil des Designs geändert werden\, mus
 s der komplette Prozess erneut durchlaufen werden.    Im Rahmen dieser Arb
 eit wurde ein Framework entwickelt\, mit welchem diese Synthesedurchläufe
  oft eingespart werden können. Die Implementierung erfolgte für Xilinx V
 irtex-5-FPGAs auf  Basis des RAPIDSMITH-Frameworks und ist flexibel für a
 ndere Xilinx FPGA-Familien erweiterbar.    Das Framework stellt Klassen zu
 r Verfügung\, die es ermöglichen\, die Struktur von FPGAKonfigurationsda
 teien (Bitfiles) zu analysieren. Mit Hilfe der generierten Informationen i
 st es  dann möglich\, Designparameter direkt im Bitfile zu verändern\, o
 hne einen erneuten Synthesedurchlauf durchführen zu müssen. Es wurden we
 iterhin Klassen entwickelt\, die ein Design nach  vorhandenen Registern du
 rchsuchen und diese dann mit geringem Aufwand ändern können. Letztendlic
 h ist es möglich\, neben vollständigen auch Bitfiles für die dynamische
  Rekonfiguration  zu erstellen.   Diese Veranstaltung wird unterstützt vo
 n <b>Professur für Eingebettete Systeme</b>.
DTSTAMP:20260419T102018Z
CREATED:20150117T075443Z
LAST-MODIFIED:20150127T074803Z
END:VEVENT
END:VCALENDAR