Konzeption und Realisierung einer Testplattform zur Analyse von seriellen Hochgeschwindigkeitsschnittstellen für SoC Debug-Aufgaben
- Datum
- 18.07.2012
- Zeit
- 15:00 - 16:00
- Sprecher
- Robert Ramm
- Zugehörigkeit
- Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur
- Sprache
- de
- Hauptthema
- Informatik
- Andere Themen
- Informatik
- Beschreibung
- Um den immer größeren Anforderungen an die Schnittstellen zur Off-Chip Trace-Datenerfassung gerecht zu werden, kommt es zu einer zunehmenden Verwendung von seriellen Hochgeschwindigkeitsschnittstellen. Die Nutzung dieser Schnittstellen setzt eine entsprechend spezialisierte Zugangshardware als Basis der Trace-Datenerfassung voraus. Da die Entwicklung dieser Hardware parallel zur Entwicklung der Test-Chips verläuft, sind entsprechende Tests am realen Target nicht möglich. Inhalt der Arbeit ist die Konzeption und die Implementierung einer Emulationsumgebung, welche durch die Nachbildung der Trace-Relevanten Eigenschaften des realen Targets den umfassenden Test der Zugangshardware ermöglicht
Letztmalig verändert: 18.07.2012, 09:35:58
Veranstaltungsort
TUD Andreas-Pfitzmann-Bau (Informatik) (INF 1096 (Beratungsraum, 1. Etage))Nöthnitzer Straße4601069Dresden
- Homepage
- https://navigator.tu-dresden.de/etplan/apb/00
Veranstalter
TUD InformatikNöthnitzer Straße4601069Dresden
- Telefon
- +49 (0) 351 463-38465
- Fax
- +49 (0) 351 463-38221
- Homepage
- http://www.inf.tu-dresden.de
Scannen Sie diesen Code mit Ihrem Smartphone and bekommen Sie die Veranstaltung direkt in Ihren Kalender. Sollten Sie Probleme beim Scannen haben, vergrößern Sie den Code durch Klicken darauf.
Legende
- Ausgründung/Transfer
- Bauing., Architektur
- Biologie
- Chemie
- Elektro- u. Informationstechnik
- für Schüler:innen
- Gesellschaft, Philos., Erzieh.
- Informatik
- Jura
- Maschinenwesen
- Materialien
- Mathematik
- Medizin
- Physik
- Psychologie
- Sprache, Literatur und Kultur
- Umwelt
- Verkehr
- Weiterbildung
- Willkommen
- Wirtschaft